PATENT ABSTRACTS OF JAPAN

(11) Publication number: 06169592 A

(43) Date of publication of application: 14 . 06 . 94

(51) Int. CI

H02P 6/02

(21) Application number: 05209098

(71) Applicant:

SILICON SYST INC

(22) Date of filing: 24 . 08 . 93

(72) Inventor:

AUSTIN CHARLES C

(30) Priority:

24 . 08 . 92 US 92 934860


(54) CURRENT CONTROL CIRCUIT OF INDUCTIVE LOAD

COPYRIGHT: (C)1994,JPO

(57) Abstract:

PURPOSE: To avoid noise trouble and constitutional complication by performing automatic switching between a PWM mode and a linear mode in accordance with the current demand of an inductive equipment.

CONSTITUTION: A timer signal T1 sets the output PWMC of an NOR gate in the state of low. When VCOMP is 'low', PWMC is 'low' as it is after T₁ has become 'low'. When UPA* is 'low', a driving transistor MAPU turns on. When a gate signal is in the state of 'high', DNB generates a signal for driving a transistor MBND. It also turns on, and a current flows through coils LMA and LMB. The current flowing through the coils increases with time, and an amplified voltage VRSA is obtained by AMP1. When VRSA is larger than a voltage VIN, VCOMP is made 'high' by a comparator COMP1, and PWMC is made 'high' by an NOR gate N2. Thereby the transistor MAPU is driven, turns off, and blocks a current from a power source VM. A current continuously flows in an inductive load through a diode DDA.



(19)日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-169592

(43)公開日 平成6年(1994)6月14日

(51)Int.Cl.5

識別記号

庁内整理番号

FΙ

技術表示箇所

H02P 6/02

3 7 1 E 8938-5H

審査請求 未請求 請求項の数12(全 13 頁)

(21)出願番号

特顯平5-209098

(22)出願日

平成5年(1993)8月24日

(31)優先権主張番号 07/934,860

(32)優先日

1992年8月24日

(33)優先権主張国

米国(US)

(71)出願人 592165118

シリコン システムズ インコーポレーテ

ッド

アメリカ合衆国 92680-7022 カリフォ ルニア州 ツースチン マイフォード ロ

- F 14351

(72)発明者 チャールズ シー。 オースチン

アメリカ合衆国 92692 カリフォルニア 州 ミッション ヴィージョ、 サン レ

ーモン ウエイ 26416


(74)代理人 弁理士 南條 眞一郎

(54) 【発明の名称 】 誘導性負荷の電流制御回路

(57)【要約】

【目的】 各誘導性要素の電流要求に基づいて、パルス 幅変調モードとリニアモードの間を自動的にスイッチす ることにより各誘導性要素を通る電流を制御するための システムを提供する。

【構成】 タイムベース回路は誘導性装置を通じて電流 を流すことができる周期的パルスを発生する。誘導性装 置を通る電流は時間の経過に応じて増加する。誘導性装 置を通る電流が指定値を越えると、電流は次のパルスが タイムベース回路から発生されるまで遮断される。電源 電流が遮断されたあと、誘導性装置を通る電流はフライ バック・ダイオードを通って流れ続け、時間の経過に応 じて徐々に低下する。電流がゼロに達する前に、もう一 つのパルスがタイムベース回路により供給される。誘導 性装置を通る電流の持続時間と増加率及び低下率を制御 することによって、各誘導性要素のための電流制御の方 法が得られる。



【特許請求の範囲】

【請求項1】 誘導性負荷を通る電流の標本である第1 信号を供給するための電流検出手段と;前記第1信号を 第2信号と比較するためまた前記第1信号の大きさが前 記第2信号の大きさより大きいときに第1状態から第2 状態へと変化する第3信号を発生するために前記電流検 出手段に接続される比較手段と;前記第3信号が前記第 1状態から前記第2状態へ変化するときに前記電流を低 下させるための電流低下手段;とを具える誘導性負荷の 電流制御回路。

【請求項2】 前記電流低下手段が前記第3信号が前記第1状態から前記第2状態へと変化するときに供給電圧から前記誘導性負荷を遮断する請求項1記載の誘導性負荷の電流制御回路。

【請求項3】 前記回路が前記電流低下手段によって前記誘導性負荷を前記供給電圧に周期的に再接続できるように前記電流低下手段に結合される第1タイミング手段をさらに具える請求項2記載の誘導性負荷の電流制御回路。

【請求項4】 第4信号を発生するために前記比較手 20 段に接続される第1ロジック回路をさらに具える請求項 3記載の誘導性負荷の電流制御回路。

【請求項5】 前記電流検出手段が抵抗要素と増幅手段 を具える請求項3記載の誘導性負荷の電流制御回路。

【請求項6】 前記増幅手段が可変ゲインを有する請求項5記載の誘導性負荷電流制御回路。

【請求項8】 前記電流低下手段が第5信号を受けるためまた前記スイッチによって前記第3信号とは無関係に前記誘導性負荷を前記供給電圧から遮断するために前記フリップフロップと前記スイッチとに接続されるロジック回路をさらに具える請求項7記載の誘導性負荷の電流制御回路。

【請求項9】 逆起電力サンプルのタイミングを制御するためにタイミング制御回路をさらに具え、前記タイミ 40ング制御回路が前記第3信号と第2タイミング手段からの第6信号を受け入れる請求項8記載の誘導性負荷の電流制御回路。

【請求項10】 前記第1タイミング手段が前記誘導性 負荷を作動するためにバルス幅変調モードとするのに充 分な高い周波数で作動する請求項8記載の誘導性負荷の 電流制御回路。

【請求項11】 前記バルス幅変調モードとリニアモード間の選択が前記電流と前記第2信号に基づいて行われる請求項10記載の誘導性負荷の電流制御回路。

【請求項12】 前記パルス幅変調モードが固定最大パルス周波数と可変パルス幅のものである請求項10記載の誘導性負荷の電流制御回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はモータを含めた誘導性電気負荷のための制御システムの分野に関するものであり、特に誘導性負荷を通して流れる電流の量を制御するシステムに関するものである。

10 [0002]

【従来の技術】電気回路には誘導性要素が含まれることが多い。一部の回路では誘導性要素により要求される電流の量は時間の経過に応じて変化する。電源やスイッチ装置などの電気システム及び要素の性能を最適化するには誘導性要素を通って流れる電流の量を制限するのが望ましい場合がある。

【0003】モータはその作動電流を制御するのが望ま しい誘導性要素の一種である。従来技術ではモータ内の 電流を制御するために2つの方法が用いられている。 従 来技術の一つの方法はリニア制御として知られている。 リニア電流制御では定常電流をある制御レベルで流れる ようにすることができる。従来技術の第2の方法はパル ス幅変調 (Pulse Width Modulation=PWM) として知 られるものである。パルス幅変調の場合は電流は一定レ ベルのパルスで加えられる。パルス幅変調ではパルスの 幅を変えることによって電流を制御する。パルス幅変調 は電流を完全にオンまたは完全にオフにスイッチングす るため、リニア電流制御に伴う損失を回避して高い効率 を達成する。しかし、パルスを発生することによってパ れているシステム内に発生することがある。こうしたノ イズはシステムのその他の要素に干渉しシステムのユー ザーを悩ませることがある。

【0004】ある種の従来技術のモータ・コントローラはリニアモードまたはPWMモードでモータを作動することができる。しかし、これらのモータ・コントローラはリニア動作またはPWM動作の選択を自動的に行うことができない。コントローラの(リニアまたはPWM)動作モードはコントローラ回路の外部の回路により選択されなければならずしたがって、コントローラがPWMモードであるべきときにリニアモードになることがあり、その結果効率が低下する。また、モータはリニアモードのままであるべきときにPWMモードになることがあり、それによってシステム内のノイズが増加する。【0005】従来技術のモータ・コントローラの一つにMicro Linear-ML4411がある。ML4411はリ

Micro Linear-ML4411がある。ML4411はリニア動作及びPWM動作が可能であるが、可変周波数PWMを使用するものはワンショットタイミング回路が必要である。また、ML4411には逆極性半導体型の上50部及び下部ドライバが必要である。

[0006]

【発明の概要】本発明は誘導性要素を含む回路を制御す るためのシステムを提供するものである。本発明はリニ アまたはPWMモードで動作できるため、2つのモード の内の1つでしか動作しないという欠点を回避すること ができる。本発明は従来技術の一定オフタイム可変周波 数PWM方法を使用しないため、可変周波数PWMに伴 う一部のノイズの問題と複雑さを回避することができ る。また、本発明は誘導性装置の電流需要に応じてPW グをすることができる。

【0007】本発明では誘導性装置を通る電流を測定し 指定された値と比較する。タイムベース回路は電流が誘 導性装置を通って流れることができるような周期パルス を発生する。誘導性装置を通る電流は時間の経過に応じ て増加する。誘導性装置を通る電流が指定値を越えると タイムベース回路から次のパルスが発せられるまでその 電流は遮断される。その結果、誘導性装置が大量の電流 を要求すると電流は指定値を越え短い電流のパルスだけ 導性装置が引出す電流が少ない場合には電流は急激には 指定値を越えない。したがって、長いパルスの電流がそ のタイミングサイクル中に流れる。誘導性装置が引出す 電流が少ない場合に電流の量は全タイミングサイクルの あいだ指定値を越えないことがある。この場合には電流 はタイミングサイクルの持続時間の間そして次のタイミ ングサイクルへと連続的に流れる。

【0008】本発明の実施例ではモータ巻線を通る電流 を制御することができる。多くのモータ用途ではモータ が始動している間また加速している間には大量の電流が 30 必要であり、「一定の速度で」(正常な動作速度で)動 作するときには電流を多く使用しない。本発明によれば 始動及び加速に限定してパルス幅変調電流を使用するこ とができる。モータが「所定速度」動作になるとコント ローラは自動的にリニアモード動作に切替わり動作ノイ ズを低下させる。

【0009】本発明の実施例ではまたパルス幅変調のた めに使用されるのと同じスイッチ要素を用いて電流転換 を実施することができる。本発明の実施例ではまた、タ イミング信号を発生してPWMスイッチと逆EMF比較 40 SFET101のゲートを変調する。バッファ107は を調整する。また、本発明は逆極性半導体型のスイッチ 装置の使用に限られるものではなく、単一極性半導体型 のスイッチ装置で実施することもできる。

【0010】本発明は複雑な回路を使用せずに誘導性負 荷に適応するリニア電流制御及びPWM電流制御を実施 するものであるため、さらに簡単で静かで能率的な誘導 性負荷のための電流制御の方法を提供することもでき る。

[0011]

【実施例】モータ及び誘導性負荷のための制御システム 50 御される。

について説明する。本発明を充分に説明するために、以 下の説明の中で導体の種類、モータの種類などの多くの 特定事項について詳しく述べる。しかし、技術精通者に はこれらの特定の詳細事項がなくても本発明を実施でき ることは明白である。その他の点では発明が不必要にわ かりにくくならないよう公知の特徴については詳しく説 明しない。

【0012】リニア及びPWM変調のための従来技術の 回路の一例を図1に示す。電流転換ロジック (COMMUTAT Mモードとリニアモードのあいだで自動的にスイッチン 10 ION LOGIC) 信号117及びDIS_{PWE}信号118はワン ショットマルチバイブレータ105の出力116ととも にANDゲート106に入力として供給される。AND ゲート106の出力119はバッファ107に接続され ている。バッファ107の出力120はドライバ101 に接続されている。ドライバ101のポート112は検 出抵抗102を通してグランドに接続されており、また 増幅器103の入力部に接続されている。ポート111 は星形結線の複数の誘導性負荷 (図示せず) の1つに接 続されている。図1の要素106,107及び101と がそのタイミングサイクル中に加えられる。しかし、誘 20 同一の追加要素(図示せず)が同様に接続されておりそ の他の誘導性負荷を駆動する。

> 【0013】電流制限信号114は増幅器104の非反 転入力部に接続されている。増幅器103の出力113 は増幅器104の反転入力部に接続されている。 増幅器 104の出力115はワンショットマルチバイブレータ 105に接続されている。ワンショットマルチバイブレ ータ105のタイミングはライン123でワンショット マルチバイブレータ105及びVccに接続されたキャパ シタ109により制御される。

【0014】信号121 (I(CMD)) は増幅器108の 非反転入力部に接続されている。 増幅器103の出力1 13は増幅器108の反転入力部に接続されている。増 幅器108の出力122はキャパシタ110を通してグ ランド及びバッファ107に接続されている。

【0015】従来技術の制御回路にはリニア制御ループ とPWM制御ループが含まれている。リニア制御ループ は検出抵抗102を通して増幅器103のI(SENSE)端 子上のモータ電流を検出する。内部電流検出増幅器 (1 08) の出力はバッファ107を経てNチャンネルMO FET101のゲートを駆動するために10ミリアンペ アまでの電流を供給または吸い込むことができるトーテ ムポール出力がある。

【0016】この回路には電流モード定オフタイムPW M回路が含まれている。モータ電流が I (LIMIT) 114 に設定された閾値まで増加すると(キャパシタ109に より設定されたタイミングによって)ワンショットマル チバイブレータ105がトリガーされる。次にモータ内 の電流が信号114及び121の内の低い方によって制

【0017】本発明の実施例を図2に示す。2つのタイ ミング信号T1及びT2はタイムベース回路(図示せず) によって発生する。T」はNORゲートN」の1個の入力 部に接続されている。NORゲートN₁のもう一方の入 力はNORゲートN2の出力である。NORゲートN1の 出力は信号PWMcでありORゲート201の1個の入 力部に接続されており、またNORゲートN2の1個の 入力部に接続されている。ORゲート201のもう一方 の入力は信号UPA*(この信号はアクティブロー)で ある。ORゲート201の出力UPASはP型駆動トラン ジスタMapuのゲートに接続されている。 トランジスタ Mapuのソースは電圧 Vmに接続されている。トランジス タMAPUのドレーンはノードAに接続されており、また ダイオードDD₄を通してグランドに接続されている。 【0018】 Vin信号は比較器COMPiの反転入力部 に接続されている。比較器COMP1の出力はノードV compに接続されている。VcompはNORゲートN2の1 個の入力部に、またNORゲートN₄の1個の入力部に 接続されている。タイミング信号T₂はNORゲートN₄ の出力部とともにNORゲートNaに接続されている。 NORゲートN₃の出力はNORゲートN₄のもう一方の 入力部に接続されており、また反転して信号SMPLを 供給する。

【0019】ノードAはモータコイルLMAに接続され ている。モータコイルLMcは制御信号Cτとしてコイル LM_AとLM_Bの接続部に接続されている。モータコイル LM_Bの1個の端子はノードBでダイオードDD_Bに(も う一方はグランドに) 接続されておりまた駆動トランジ スタM_{BND}のドレーンに接続されている。駆動トランジ スタMBNDのゲートは信号DNBに接続されている。トラ ンジスタMBNDのソースは電圧VRSに接続されている。 電圧V_{RS}は増幅器AMP₁の非反転入力部に接続されて おりまた抵抗Rsを通してグランドに接続されている。 抵抗R₂は増幅器AMP₁の反転入力部とグランドのあい だに接続されている。増幅器AMP1の出力は抵抗R1を 通して反転入力部にフィードバックループで接続されて いる。増幅器AMP1の出力は信号VRSAであり比較器C OMP₁の非反転入力部に接続されている。

【0020】図2に図示されていないものは: M_{BND}と 同様にカップリングノードA及びCをそれぞれVrsに接 40 イになるまで続く。それは駆動トランジスタがオフなる 続するトランジスタMAND及びMCND;カップリングノー ドBをVmに接続するトランジスタMmpuに接続されたN ORゲート201B、また同様にカップリングノードC をVmに接続するトランジスタMcpuに接続されたNOR ゲート201c; DDA及びDDBと同様にノードCをグ ランドに接続するダイオードDccである。

【0021】上記のように、信号Tュ及びT₂は図示され ていないタイムベース回路により発生される。図3に簡 単にふれるとT」の割合はTpが約20~100マイクロ 秒である。T1(Tw)の幅は約1~5マイクロ秒であり 50 り示されている。時間TDはT1のパルスの立上りエッジ

 T_2 (T_s) の幅も同様である。 T_1 (T_p) からの T_2 の 遅延は本発明の実施例では通常10~20マイクロ秒で ある。

【0022】TiはNORゲートNiの出力 (PWMc) をローの状態にする。 Vcompがローであるとすると、 T 1がローになったあとPWMcはローのままとどまり、U PA*がローの場合は駆動トランジスタMAPUは (Pチャ ンネルMOSFETであるため) オンになる。

【0023】Dngではゲート信号がハイポテンシャルで 10 トランジスタMBNDを駆動する信号を発生し、MBNDもま たオンになり電流はコイルLMA及びLMBを流れる。こ れらのコイルはインダクタであるため電流の値は時間の 経過に応じて増大する。電流の流れ (及び電流の増加) はV_{RSA}つまり V_{RS}の増幅電流として表れる。 V_{RSA}が電 圧VINよりも大きいときは比較器COMP1によってV compがハイになり、またNORゲートN2の作用を通じ てPWMcがハイになる。 さらにこれによってトランジ スタМариが駆動されてオフになり電源 Vмからの電流を 阻止する。誘導性負荷はダイオードDDAを通して電流 20 の流れを継続させる。これについては図3のケース1で 見ることができる。

【0024】図2及び3にふれると、図3のケース2は 同様のシーケンスを示しているが、VRSAがVINに達す るのにかかる時間が、各T1事象間の時間 (Tp) の大き い部分である点が異なる。ケース3は第3の可能性を示 しており、この場合電流は1つまたはそれ以上のT₁事 象の時間内にVRSAがVINを越えるような値に達するこ とはない。この例ではPWMcはローのままであり、モ ータ電流が制限値に達しないため、駆動トランジスタM 30 APUは連続的にオンのままであり、スイッチモードの動 作は要求されない。また図2に示されているのはサンプ ル信号SMPLであり、これはホール検出システムを具 えないモータの電流転換に対してモータの位置を定める ために使用される。タイミング信号T2によって、遅延 Toのあと、スイッチモードの動作中にモータコイルが 「オン」にスイッチングられるときに、駆動されていな いコイルをノードCでサンプルすることができ、ノード Cェと比較して、サンプルすることもできる。図示され ているようにサンプルはT1後にTpで始まりVcompがハ ときである。そのため、スイッチモードの動作が要求さ れないケース3ではサンプル出力SMPLはハイのまま であり、同一のリニア動作で追加制御回路の形態をとら ずに連続的に比較を行うことができる。

【0025】図3では信号T1はタイミングライン30 1により示されている。時間 Tpは T1のパルスの連続的 立上りエッジにより示されている。Twは各パルスの幅 により示されている。 T₂は図3のタイミングライン3 02により示されている。TsはT2の各パルスの幅によ

とT2のパルスの立上りエッジの差である。PWMc信号 は図3のタイミングライン303により示されている。 信号VRSAはライン304により示されている。タイミ ングライン304のピークは信号V_{RS}である。V_{COMP}は タイミングライン305により示されている。Aにおけ る信号はタイミングライン306により示されまたサン プル信号はタイミングライン307により示されてい

【0026】図4は本発明の実施例により制御されるモ イミング図である。ライン401は電圧VRSAであり、 またライン402はノードAの電圧である。T₁でパル スが発生するとPWMcノードは下がり、Pチャンネル ・トランジスタがオンになる。モータ巻線の電圧はVm に切替わる。電圧VRSAが開始電圧VINを越えると、N ORゲートN1及びN2が切替わり、駆動トランジスタは オフになる。ダイオードDDA上の電圧低下はVMよりも かなり少ないため、時間Tiまでに再度発生しコイル電 流はVwとDDAのあいだの電圧差により増加したほど多 くは減衰しない。したがって、あとのサイクルではVrs 20 はT1の全時間 (たとえば、50~100マイクロ秒) よりはむしろ早く増加する。このように、システムは電 流制限のための手段を具えており任意の誘導性負荷で動 作することができる。

【0027】モータ、特に逆EMF検出モータに適用す るにはサンプルを非駆動コイルからとる。信号402に ついてはサンプルを得るのに最適な時間はリンギングが 静まった後である。時間T2ではリンギングが静まった 後サンプルゲートが開く。サンプルゲートは上部ドライ なると領域405に示したように1つのダイオードへの 電圧の低下がある種のリンギングでグランドより下に下 がる。電圧VRSがゆっくり、すなわち時間Tpより長い 時間をかけて増加する場合はMAPUはオフにはならず、 電流はオンのままとなる。ケース3として示した1つの モードではV_RsはV_sを越えることはなく、パルス幅変 調のない電流転換期間中、電流は連続的にオンのままと なる。この状況ではシステムは自動的に通常のアンスイ ッチド動作に戻る。

【0028】本発明のもう一つの実施例を図5に示す。 図5は図2の実施例に類似している。しかし、ダイオー ドDUA, DUB及びDUcを使用して誘導性「フライバ ック」電流を流すことができる。この場合はトランジス タは両方ともNMOSトランジスタである。これには上 部駆動トランジスタMANUのゲートにUPAH信号を発生す る高周波スイッチド・キャパシタ電圧コンバータが必要 である。信号UPAはインバータを通して接続されてお り、電圧コンバータ (VOLTACE CONVERTER) へUPAI信号 を発生する。NORゲートN1及びN2の出力は上部ドラ

おり、下部ドライバMandへ信号Dnasを供給する。 【0029】図5に図示されていないものは: Mannyと 同様にカップリングノードA及びCをそれぞれVRSに接 続するトランジスタMAND及びMcND (及び関連 DNA及 びDNcドライブロジック); MANUと同様にカップリン グノードB及びCをそれぞれをVwに接続するトランジ スタMвии及びMcnu(及び関連VpB及びVpc電圧変換回 路) である。

【0030】上部スイッチ装置で発生するPWMスイッ ータのアクティブモータ巻線を通る電流と電圧を示すタ 10 チを用いた本発明のもう一つの実施例を図6に示す。多 極モータでの本発明の使用を説明するため3極モータを 図6に示す。モータには巻線LMA、LMB及びLMcが 含まれる。モータへの接続はノードA, B, C及びCT で行ってもよい。

> 【0031】図6にはまた、フライバック・ダイオード DDA, DDB及びDDcが示されている。3個の上部M OSFETのMapu, Мври及びМсриが図示されてい る。3個の下部MOSFETのMAND, MBND及びMCND も図示されている。

【0032】図6にはまた3個の上部ドライバ、すなわ ち上部ドライバA (UD_A),上部ドライバB (UD_B) 及び上部ドライバC (UDc) と3個の下部ドライバ、 すなわち下部ドライバA (LDA), 下部ドライバB (LD_B) 及び下部ドライバC (LD_c) も示してある。 【0033】図6にはまた、逆EMF比較器 (Back EMF Components=BEC), 追加增幅器 (AMP), 比較 器(COMP₁)及びロジック回路、さらに各種の入力 部及び出力部ならびに検出抵抗Rsも図示されている。 【0034】各モータ巻線LMA、LMB及びLMcの一 バ(Мари)がオフになる直前に閉じる。Мариがオフに 30 端はノードСтに接続されている。モータ巻線LMaの他 方の端はノードAに接続されている。モータ巻線LMB の他方の端はノードBに接続されている。モータ巻線L Mcの他方の端はノードCに接続されている。フライバ ック・ダイオードDDAのカソードはノードAに接続さ れている。フライバック・ダイオードDDgのカソード はノードBに接続されている。フライバック・ダイオー ドDDcのカソードはノードCに接続されている。ダイ オードDDA, DDB及びDDcのアノードはグランドに 接続されている。フライバック・ダイオードDDA, D 40 DB及びDDcはその他の制御回路とともに集積回路に組 込むこともできあるいは集積回路に隣接するディスクリ ート装置の形にしてもよい。

【0035】電源V_MはMOSFETのM_{APU}, M_{BPU}及 びМсриのドレーン端子に接続されている。 MOSFE T-MAPUのソース端子はノードAとMOSFET-MAND のドレーン端子に接続されている。MOSFET-Mapu のソース端子はノードBとMOSFET-M_{BND}のドレー ン端子に接続されている。MOSFET-Mcruのソース 端子はノードCとMOSFET-McNDのドレーン端子に イバを制御する代わりに信号DMBの反転部に接続されて 50 接続されている。各MOSFETのMAND, MBND及びM

cnpのソース端子は抵抗Rsの第1端子に接続されてい る。抵抗Rsの第2端子はグランドに接続されている。 抵抗Rsの第1の端子はまた増幅器AMPの入力部に接 続されている。ノードAはまた、上部ドライバA (UD A) と逆EMF比較器BECに接続されている。ノード Bはまた上部ドライバB(UDg)と、逆EMF比較器 BECに接続されている。ノードCはまた上部ドライバ C (UDc) と逆EMF比較器BECに接続されてい る。ノードCTは逆EMF比較器BECに接続されてい る。上部ドライバ回路UDA, UDB及びUDcは(上記 で図5に示されていることを述べたように) 電圧変換回 路を組込み、NMOS出力トランジスタMAPU, MBPU及 びMcpuのゲートを適切に駆動する。

【0036】MOSFET-Mapuのゲート端子は上部ド ライバA (UDA) に接続されている。MOSFET-M ANDのゲート端子は下部ドライバA (LDA) に接続され ている。MOSFET-Mepuのゲート端子は上部ドライ バB (UDB) に接続されている。MOSFET-MBND のゲート端子は下部ドライバB (LDB) に接続されて いる。MOSFET-Mcpuのゲート端子は上部ドライバ 20 C (UDc) に接続されている。MOSFET-McNDの ゲート端子は下部ドライバC (LDc) に接続されてい る。この実施例のスイッチ装置はMOSFETである が、ダーリントン・トランジスタなどの他のスイッチ装 置をMOSFETの代わりに使用することができる。さ らに、上部ドライバMAPU、MBPU及びMcPUは適切な上 部ドライバ回路を使用すればPチャンネル型のものにす ることができる。

【0037】入力GAINo及びGAINaは増幅器AM Pに接続されている。増幅器AMPの出力は比較器CO 30 MOSFET-Mcnpのゲート端子に電圧を加え、それに MP1の非反転入力部に接続されている。入力VINは比 較器COMP1の反転入力部に接続されている。

【0038】入力TswはNORゲートN₁の第1入力部 に接続されている。NORゲートN1の出力はNORゲ ートN2の第1入力部に接続されている。NORゲート N₂の出力はNORゲートN₁の第2入力部に接続されて いる。このようにして、NORゲートN₁及びN₂はフリ ップフロップ回路を構成する。

【0039】入力T_{SAMPLE}はNORゲートN₃の第1入 力部に接続されている。NORゲートN3の出力はNO RゲートN₄の第1入力部に接続されている。NORゲ ートN₄の出力はNORゲートN₃の第2入力部に接続さ れている。このようにして、NORゲートN₃及びN₄は フリップフロップ回路を構成する。

【0040】比較器COMP1の出力はNORゲートN2 の第2入力部とNORゲートN₄の第2入力部に接続さ れている。NORゲートN₁の出力は上部ドライバA (UD_A),上部ドライバB (UD_B)及び上部ドライバ C (UDc) に接続されている。NORゲートN₃の出力

れている。逆EMF比較器BECは外部回路に接続され る出力CMPourを供給する。入力UPA,DOWNA, UPB, DOWNB, UPc及びDOWNcは外部回路から 入力される。入力UPAは上部ドライバA(UDA)に接 続されている。入力DOWNAは下部ドライバA (L D_A) に接続されている。入力UP_Bは上部ドライバB (UDB) に接続されている。入力DOWNBは下部ドラ イバB (LDs) に接続されている。入力UPcは上部ド ライバC(UDc)に接続されている。入力DOWNcは 10 下部ドライバC (LDc) に接続されている。

10

【0041】図6の実施例ではMOSFETのMAPU, Mand, Mepu, Mend, Mcpu及びMcndはモータ巻線L Ma, LMB及びLMcを通る電流を制御する。外部制御 回路は信号UPA, DOWNA, UPB, DOWNB, UP c及びDOWNcをアクティブにし、モータのノードA、 B及びCが供給電圧Vm及びグランドを具えるモータ電 源に接続されている。外部制御回路はモータの電流転換 を確保するために適切なアクティブ化シーケンスを提供 する。同様に外部制御回路が信号DOWNAをアクティ ブにすると下部ドライバA (LDA) がMOSFET-M ANDのゲート端子に電圧を加え、それによってMOSF ET-Mandが抵抗Rsを通じてノードAをグランドに接 続する。

【0042】同様に、外部制御回路が信号DOWNaを アクティブにすると下部ドライバB (LDB) がMOS FET-M_{BND}のゲート端子に電圧を加え、それによって MOSFET-M_{BND}が抵抗R_sを通じてノードBをグラ ンドに接続する。同様にして、外部制御回路が信号DO WNcをアクティブにすると下部ドライバC (LDc) が よってMOSFET-McNDが抵抗Rsを通じてノードC をグランドに接続する。したがって、外部制御回路によ って図6の回路でノードA, B及びCをグランドに選択 的に接続することができる。適切なモータ動作への必要 に応じて任意の数のノードを同時にグランドに接続する こともできる。

【0043】リニアモードでは外部制御回路が制御信号 UP_Aをアクティブにすると上部ドライバA (UD_A) が MOSFET-Mapuのゲート端子に電圧を加え、それに 40 よってMOSFET-MAPUがノードAを供給電圧VMに 接続する。同様に、リニアモードでは外部制御回路が信 号UP_Bをアクティブにすると上部ドライバB (UD_B) がMOSFET-Mapuのゲート端子に電圧を加え、それ によって、MOSFET-M_{BPU}がノードBを供給電圧V мに接続する。同様にして、リニアモードで動作すると きに外部制御回路によって制御信号UPcがアクティブ になると上部ドライバC (UDc) がMOSFET-M cruのゲート端子に電圧を加え、それによってMOSF ET-McpuがノードCを供給電圧Vmに接続する。した はノードSAMPLEと逆EMF比較器BECに接続さ 50 がって、リニアモードでは外部制御回路によってノード

【0044】外部制御回路が信号DOWNA, DOWNB またはDOWNcのいずれかをアクティブにすると、ノ ードA, BまたはCの少なくとも1個が抵抗Rsを通じ てグランドに接続されている。これらのノードを抵抗R sを通じてグランドに接続することによって電流が抵抗 Rsを通ってグランドへと流れることができる。電流が 抵抗を通って流れるときオームの法則にしたがって電圧 の低下が抵抗の上で起こる。その結果、増幅器AMPへ 10 V_Mからモータの接続が切り離される。モータが供給電 の入力電圧は抵抗Rsを通って流れる電流に比例する。 増幅器AMPのゲインは制御信号GAINo及びGAI N₁を変更することによって変えることができる。増幅 器AMPのゲインの調整には各種モータ及び各種MOS FETならびに抵抗Rsの各種値を使用することができ る。増幅器AMPのゲインの調整の典型的な範囲は5~ 30であるが、本発明はその他の値で実施することもで きる。増幅器AMPの出力からの増幅電圧は比較器CO MP1の非反転入力部に現れる。このようにして、比較 器COMP₁の非反転入力部の電圧は抵抗R_sを通る電流 20 に比例しており、またモータ巻線LMA, LMB及びLM cを通る電流を測定することができる。

【0045】比較器COMP」は非反転入力部の電圧を その反転入力部に存在する入力Vェルと比較する。入力V INはモータの電流が一定の値より大きいときに越える関 値を設定するために使用される。モータを通る電流を表 す電圧が入力V_{IN}の電圧を越えると比較器COMP₁は 状態を変える。比較器COMP1の出力が状態を変える と、NORゲートN₁, N₂, N₃及びN₄を含む2つのフ リップフロップが状態を変える。

【0046】自動的にPWM動作を実施するには図3の 波形301で示したように幅Tw及び期間Tpを有するパ ルスを入力Tswに加える。入力TswのパルスはNORゲ ートN₁及びN₂を含むフリップフロップの状態を変え、 それによってNORゲートN₁の出力の信号がアクティ ブになる。このアクティブ信号は上部ドライバUDA, UDa及びUDcをイネーブルにする。上部ドライバがイ ネーブルになると入力UPA、UPBまたはUPc上のア クティブ信号がそれぞれMOSFET-MAPU, MBPUま たはMcpuをオンにする。このようにして、モータのノ ードA, BまたはCの1つが供給電圧VMに接続され る。MOSFETのMand, MendまたはMcndの1つが オンになるとそれに応じて電流はそれぞれモータ巻線L MA, LMBまたはLMcを通って流れ始める。

【0047】インダクタを通る電圧は式V=Ldi/d tによって表されることから供給電圧の段階に応じてモ 一夕巻線を通る電流が瞬間的にその最大値まで増加する ことはなく時間の経過に応じてリニアに上昇する。その 結果、比較器COMP₁の非反転入力部の電圧もまた、 供給電圧が最初にモータ巻線に接続された後、時間の経 50 る。さらに上部ドライバA (UD₄), 上部ドライバB

12

過に応じてリニアに増加する。モータ巻線を通る電流が 増加するにつれて比較器COMPュの非反転入力部の電 圧が入力VINの電圧を越える場合には比較器COMPI の出力の状態が変わり、NORゲートN1及びN2を含む フリップフロップの状態が変わり、NORゲートN₁の 出力が非活性になる。NORゲートN1の出力が非活性 になると上部ドライバUDA、UDB及びUDcはディス エーブルになり、それによってアクティブMOSFET (MAPU, MBPUまたはMcPU) がオフになり、供給電圧 圧Vwとの接続していないときはモータ巻線を通る電流 はもはや増加できない。

【0048】フライバック・ダイオードDDA, DDB及 びDDcはMOSFETのMAPU, MBPUまたはMcPUがオ フになった後に流れ続けるように、モータ巻線LMA LM_B及びLM_c内に電流の通路を設ける。フライバック ・ダイオードDDA、DDBまたはDDcを通って電流が 流れ、またモータ巻線内に保存されたエネルギーが消失 するにつれてモータ巻線を通る電流が徐々に減少し、そ の結果抵抗Rs上の電圧が徐々に低下する。抵抗Rs上の 電圧が低下するにつれて、比較器COMP₁の非反転入 力部の電圧は入力Vェバの電圧以下に下がり、また比較器 COMP1の変化はもとの状態に戻る。期間Tpが経過し たあともう一つのパルスが入力信号Tswに加えられ新し いPWMサイクルが始まり上記の過程が繰返される。 【0049】電流転換制御のために逆EMF検出を行う ためにはパルスを入力信号Tswに加えてから遅延Tnが 経過したあとパルスを入力Tsampleに加える。入力信号 Tsampleに加えられたパルスの持続時間はTsでありこ 30 れは図3の波形302に示されている。入力信号T SAMPLEのパルスによってNORゲートNo及びNaを含む フリップフロップの状態が変わる。このフリップフロッ

プの状態が変わると信号SAMPLEはアクティブにな

る。信号SAMPLEは逆EMF比較器BECに加えら

れ、確実な逆EMF比較が起こっている間にタイムウィ

ンドを定める。抵抗Rsを通る電流が、比較器COMP1

の非反転入力部の電圧が入力Vェハの電圧を越える点まで 増加すると、比較器COMP1の出力の信号の状態が変

わり、NORゲートN3及びN4を含むフリップフロップ

40 の状態が変わり、その結果信号SAMPLEが非活性に

なる。 【0050】下部スイッチ装置で起きるPWMスイッチ ングを使用する本発明のもう一つの実施例を図7に示 す。図7には3つのモータ巻線LMA, LMB及びLMc が図示されている。また3つのフライバック・ダイオー ドDUA, DUB及びDUcも図示されている。図7には また3つの上部スイッチ装置MAPU、MBPU及びMCPU、 さらに3つの下部スイッチ装置Mand, Mend及びMcnd も図示されている。図7にはまた抵抗Rsが含まれてい

(UD_B), 上部ドライバC (UD_c), 下部ドライバA (LD_A), 下部ドライバB (LD_B)及び下部ドライバ C(LDc)も図示されている。図7にはまたさらに逆 EMF比較器BEC, 增幅器 (AMP), 比較値 (CO MP₁)及びロジック回路及び各種入力部と出力部も図 示されている。

【0051】各モータ巻線LMA、LMB及びLMcから の1個の端子はノードCTに接続されている。モータ巻 線LMAの他方の端子はノードAに接続されている。モ ータ巻線 L M_Bの他方の端子はノードBに接続されてい る。モータ巻線LMcの他方の端子はノードCに接続さ れている。フライバック・ダイオードDUAのアノード はノードAに接続されている。フライバック・ダイオー ドDU_BのアノードはノードBに接続されている。フラ イバック・ダイオードDUcのアノードはノードCに接 続されている。フライバック・ダイオードDUA, DUB 及びDUcのカソードは供給電圧Vmに接続されている。 供給電圧 V_Mはスイッチ装置M_{APU}, M_{BPU}及びM_{CPU}のド レーン端子に接続されている。スイッチ装置MAPUのソ ース端子はノードAとスイッチ装置MANDのドレーン端 子に接続されている。スイッチ装置Мыриのソース端子 はノードBとスイッチ装置Mandのドレーン端子に接続 されている。スイッチ装置Mcpuのソース端子はノード Cとスイッチ装置Mcnoのドレーン端子に接続されてい る。スイッチ装置 M_{AND} 、 M_{BND} 及び M_{CND} のソース端子 は抵抗Rsの第1端子に接続されている。抵抗Rsの第2 端子はグランドに接続されている。ノードAもまた上部 ドライバA (UDA) と逆EMF比較器BECに接続さ れている。ノードBもまた上部ドライバB (UD_B) と 逆EMF比較器BECに接続されている。ノードCもま 30 た上部ドライバC(UDc)と逆EMF比較器BECに 接続されている。抵抗Rsの第1端子もまた増幅器AM Pの入力部に接続されている。ノードC_Tは逆EMF比 較器BECに接続されている。

【0052】スイッチ装置MAPU, MBPU, MCPU, Mand, Mand及びMcndがMOSFETのその他のスイ ッチ装置として組み込まれる例を示したが、MOSFE Tの代わりに例えばダーリントントランジスタを使用し てもよい。

Pに接続されている。増幅器AMPの出力は比較器CO MP1の非反転入力部に接続されている。入力V1Nは比 較器COMP1の反転入力部に接続されている。入力T swはNORゲートN1の第1端子に接続されている。N ORゲートN₁の出力はNORゲートN₂の第1入力部に 接続されている。NORゲートN₂の出力はNORゲー トN₁の第2入力部に接続されている。このようにし て、NORゲートN₁及びN₂はフリップフロップ回路を・

【0054】入力TsampLeはNORゲートNaの第1入 50 及びMcnoへと供給する。電圧Vsと入力電圧の差によっ

力部に接続されている。NORゲートN3の出力はNO RゲートN₄の第1入力部に接続されている。NORゲ ートN₄の出力はNORゲートN₃の第2入力部に接続さ れている。このようにして、NORゲートNo及びNaは フリップフロップ回路を構成する。

【0055】比較器COMP」の出力は各NORゲート N₂及びN₄の第2入力部に接続されている。NORゲー トN₁の出力はまた下部ドライバA (LD_A),下部ドラ イバB(LDB)及び下部ドライバC(LDc)に接続さ 10 れている。NORゲートN₃の出力はノードSAMPL Eと逆EMF比較器BECに接続されている。逆EMF 比較器BECは出力CMPourを発生し、これは外部回 路に接続されている。

【0056】入力UPAは上部ドライバA (UDA) に接 続されている。入力DOWNAは下部ドライバA (L D_A) に接続されている。入力UP_Bは上部ドライバB (UDs) に接続されている。入力DOWNsは下部ドラ イバB (LD_B) に接続されている。入力UPcは上部ド ライバC(UDc)に接続されている。入力DOWNcは 20 下部ドライバC (LDc) に接続されている。入力GA INo, GAIN1, VIN, TSW, TSAMPLE, UPA, D OWNA, UPB, DOWNB, UPc及びDOWNcは外 部回路から引き出してもよい。

【0057】図7に示した実施例の動作は図6に示した 実施例の場合と同様である。外部制御回路は信号U Pa, DOWNa, UPB, DOWNB, UPc及びDOW Ncを発生してモータ巻線LMA, LMB及びLMcの適切 な電流転換を実施する。外部制御回路によって、モータ を双極または単極モードで動作することができる。双極 動作は1つのモータ巻線の上部ドライバと異なるモータ 巻線の下部ドライバを活性化することによって達成され る。ノードCTとノードA、B及びCの間にモータの供 給電圧を連続的に加えることによって、外部制御回路は モータの単極動作に影響を及ぼすことがある。

【0058】リニアモード動作では外部制御回路が制御 信号UPA、UPB及びUPcを連続的に活性化し、それ によって適切なシーケンスで上部ドライバUD。、UD。 及びUDcがMOSFETのMapu, MBPU及びMcPuを (最小限の抵抗まで) 完全にオンにする。オンにならな 【0053】入力GAINo及びGAIN1は増幅器AM 40 いときこれらのMOSFET (のスイッチ装置) は非導 通状態である。外部回路はまた制御信号DOWNA, D OWN_B及びDOWN_cを駆動し、下部ドライバLD_a、 LD_B及びLD_cがMOSFETのM_{AND}, M_{BND}及びM смьを制御して、それらが制御された電流源として作用 するようにする。これらのMOSFETが活性化されて いない場合の電流転換サイクル状態の間、それらは非導 通状態である。下部ドライバLDA、LDB及びLDcは 入力電圧とともに抵抗Rs上の電圧Vsの比較値に基づい て制御されたゲート電圧をMOSFETのM_{AND}, M_{BND}

て、MOSFETのゲート電圧が定まる。

【0059】PWMモードではPWMパルスは電流転換 状態の変化より高い周波数で発生する。PWMの動作は 電流転換に関係なく起こり電流転換の動作から独立して いる。図7では信号Tsw及びTsampleは外部タイムベー ス回路により供給される。信号Tswは図3の波形301 により表されており、これは期間Tp及び幅Twである。 TswパルスはNORゲートN1及びN2を含むフリップフ ロップにより受けられ、NORゲートN₁の出力はアク ティブになり、それによって下部ドライバLDA, LDB 10 及びLDcがMOSFETのMand, Mend及びMcndのゲ ートに電圧を加え、その結果これらのMOSFETは (最小の抵抗まで) 完全にオンなる。外部制御回路はM OSFETのMAPU, MBPUまたはMcPUを通してノード A. B及びCを供給電圧Vxに連続的に接続するかある いは別の場合には外部MOSFET(図示せず)を通し てノードCτを供給電圧Vμに接続し、モータ巻線は供給 電圧VMに接続されている。パルスは制御信号Tsw上に 発生し、それによってMOSFETのM_{AND}, M_{BND}及び、 Mcnpの1個またはそれ以上がオンになるとモータ巻線 から抵抗Rsを通る供給電圧Vmからグランドへの回路が 完成する。その結果、電流はモータ巻線と抵抗Rsを通 じて流れ始める。

【0060】インダクタを通る電流の特徴は式V=Ld i/d tで表されるため、電圧がオンになったあとイン ダクタを通る電流は最大値まで瞬時に増加せず時間の経 過に応じてリニアに増加する。モータ巻線を通る電流が 増加するにつれて抵抗Rsを通る電流も増加する。抵抗 上の電圧はそこを通って流れる電流に比例するため、抵 抗Rs上の電圧Vsもモータ巻線を通る電流に比例して増 30 加する。電圧Vsは増幅器AMPへの入力時に現れる。 増幅器AMPのゲインは選択可能であり、そのゲインは 入力GAIN。及びGAIN」により制御することができ る。増幅器AMPのための典型的なゲイン値は5~30 の間であるが本発明はそれ以外の値でも実施することが できる。増幅器AMPは出力VsAを発生するがそれは電 圧Vsを増幅した電圧である。出力VsAは比較器COM P₁の非反転入力部に接続されている。比較器COMP₁ は出力VsAの電圧を入力VxNの電圧と比較する。電圧V saが電圧VINを越えると比較器COMP1は状態が変わ り、それによってNORゲートN1及びN2を含むフリッ プフロップの状態が変わる。フリップフロップの状態が 変わるとき、NORゲートN₁の出力は非活性であり、 下部ドライバLDA、LDB及びLDcによってMOSF ETのMand, Mand及びMcndへゲート電圧が発生しこ れらのMOSFETがオフ (完全に非導通) になる。M OSFETのM_{AND}, M_{BND}及びM_{CND}がオフのときモー 夕巻線を通る電流 LMA, LMB及び LMcはそれ以上増

【0061】フライバック・ダイオードDUA, DUB及 50 102 検出抵抗

びDUcはモータ巻線内のエネルギーが消失する場合

16

に、モータ巻線を通る電流を流し続けることができる。 フライバック・ダイオードDUA,DUB及びDUcを通 って電流が流れると電流は徐々に低下する。MOSFE TのM_{AND}, M_{BND}及びM_{CND}がオフであるあいだに電流 が低下する率はこれらのMOSFETがオンのときに電 流が増加する率よりも小さい。モータ巻線を通る電流が ゼロになる前に外部制御回路は制御信号Tswにもう一つ のパルスを加え、再びモータ巻線を供給電圧VMに接続 し、その結果、電流は増加する。電流がある限度を越え て増加または低下することはできないため電流制御の方 法が得られる。

【0062】適切な電流転換制御を行うために逆EMF 検出を使用することができる。PWMモードで動作して いるときは逆EMF検出が適切な時間に起きるよう留意 しなければならない。外部制御回路はパルスを制御信号 Tswに加えた以後の持続時間Tpの遅延のあと制御信号 TSAMPLEにパルスを加える。制御信号TSAMPLEへ加えら れるパルスは図3の波形302に示されている。制御信 号TSAMPLE上のパルスによってNORゲートNa及びNa を含むフリップフロップの状態が変わり、それによって 信号SANPLEがアクティブになる。信号SAMPL Eがアクティブであるあいだ、逆EMF比較器BECは 確実な逆EMF比較を行い、出力CMPourを発生す る。ノードVsAの電圧が入力VINの電圧を越えると、比 較器COMP1の状態が変わり、それによってNORゲ ートN₃及びN₄を含むフリップフロップの状態が変わ り、その結果、信号SAMPLEが不活性になる。信号 SAMPLEが不活性のとき逆EMF比較器BECは逆 EMF比較の実施が抑止される。以上、リニアモード及 びPWMモードを自動的に選択することによって誘導性 負荷を通る電流を制御するための方法について説明し

【図面の簡単な説明】

【図1】リニア及びPWM動作のための従来技術の回路 を示す概略図。

【図2】本発明の実施例を示す概略図。

【図3】本発明実施例のタイミング関係を示すタイミン

【図4】本発明の実施例により制御されるモータのアク 40 ティブモータ巻線を通る電流及び電圧を示すタイミング

【図5】本発明のもう一つの実施例を示す概略図。

【図6】上部スイッチ装置で起こるPWMスイッチング を使用する本発明のもう一つの実施例を示す図。

【図7】下部スイッチ装置で起こるPWMスイッチング を使用する本発明のもう一つの実施例を示す図。

【符号の説明】

101 ドライバ

103, 104, 108, AMP, AMP, 增幅器

105 ワンショットマルチバイブレータ

106 ANDゲート

107 バッファ

109, 110 キャパシタ

111, 112 ポート

201 ORゲート

COMP₁ 比較器

N2, N3, N4 NORゲート

 LM_A , LM_B , LM_C モータコイル

Rs, R1 抵抗

DUA, DUB, DUc ダイオード

DDA, DDB, DDc フライバック・ダイオード

UDA, UDB, UDc 上部ドライバ

LDA, LDB, LDc 下部ドライバ


 $M_{\text{apu}},~M_{\text{bpu}},~M_{\text{cpu}},~M_{\text{and}},~M_{\text{bnd}},~M_{\text{cnd}}~M\text{OSF}$

EΤ

電源VM


【図1】

【図2】




【図3】


【図4】



【図5】







【図7】 ф ф 本四十 Σ. MCPC ¥S₽ MBPU MBND MAND MAPU B UPPER DRIVER UPPER ORIVER B LOWER DRIVER B. LOWER DRIVER A BACK-EMF COMPARATORS

LPC Y POWNED Y POWNE

VBB/人

人

TSAMPLE Y

GAINT Y

DOWNA Y